C3M0280090DによるD級BTL SiC MOSFETアンプの基板設計

EAGLEによるC3M0280090DによるD級BTL SiC MOSFETアンプの基板設計です。

2つのDC-DCコンバータ(DPBW03G-05, SPBW03G-15)と10個のオペアンプICを盛り込むため、

80x100mmの実装面積としては限界です。

2つのインダクタ(7G17B-220)と電解コンデンサ(ZLH 1,000uF)も場所を取るため、

8Aを流す為のトレース幅の確保も大変です。

熱損失は効率90%と仮定すると、500W出力で50Wなので、

ヒートシンクはそれほど大きくなくても大丈夫です。

上面のベタパターンです。

下面のベタパターンです。

広告

C3M0280090DによるD級BTL SiC MOSFETアンプの回路設計

Wolfspeed(CREE)のC3M0280090Dによる3レベルPWMアンプを設計します。

ゲートドライバはSi8244, コンパレータはLT1016,

電流検出アンプはLT1995,  電流状態制御と搬送波生成はLT1364,

電圧状態制御とPI制御はLT1498を用います。

DC-DCコンバーターはDPBW03G-05SPBW03G-15を用います。

 

LT SPICEシミュレーションの回路図を示します。

搬送波周波数は738kHzですが、上下独立しているため実効的な周波数は2倍になります。

デッドタイムは47nsにしています。クロスオーバー歪みが生じないように十分小さくします。

ゲインは32dB(Av=40)となっています。

 

+-1.5V, 10kHz矩形波入力時の過渡解析の結果を示します。

LPFの影響を電流状態制御でフィードバックしているため、

オーバーシュートが小さくなります。

FFTの結果を示します。

ノイズフロアは-45dBとなります。

奇数次の高調波だけが見える形になっています。

1.5MHz付近に搬送波のスペクトルが見えます。

 

電力変換部(LT1016, Si8244, C3M0280090D)のゲインと無駄時間要素の

ラプラス素子とパデ近似による線形平均近似モデルを示します。

BTLなので、差動増幅になっています。

 

周波数解析の結果を示します。

帯域はDC-31kHz(-3db)となります。

LPFの影響による30kHz付近のゲインの増大が補正されています。

DC結合アンプなので、低域までフラットです。

ゲイン交差周波数は90kHz、位相余裕は-80deg(積分器の影響で90deg遅れている)

となります。

 

回路規模は大きくなりますが、

効率がよいため出力500Wでも熱損失は問題になりません。

電流制限と電圧制限を制御部で行っているため、

保護回路は内包しています。

 

3レベルPWM D級アンプの回路設計

フルブリッジD級アンプの方式を調べていて、3レベルPWMを見つけました。

D級パワー・アンプの回路設計

3-level PWM vs 2-level PWM

 

回路の動作を理解するために、LT SPICEでシミュレーションしてみました。

LT1058でPI制御と電圧および電流状態制御を行っています。

LT1057で電圧センシング、LT6106で電流センシングを行っています。

LT1364で400kHz,+-3Vの三角波を生成しています。

過電流制御はウィンドウコンパレータ(LM393)で行っています。

 

20kHz, +-1Vの矩形波入力時の過渡応答です。

PWM変調の波形を見ると、三角波の頂点に対して上下左右対称にフェーズシフトしている様子がわかります。

デッドタイムはZVSになるように調整しているので、常にソフトスイッチングすることになります。

 

20kHz,+-0, 0.25, 0.5, 1Vの正弦波入力時の過渡応答です。

フルブリッジなので、電源電圧の2倍までの振幅が得られます。

他励式なので、スイッチング周波数は一定です。

 

FFTで周波数領域を見てみます。

20kHzと400kHzに入力(正弦波)と搬送波(三角波)のスペクトルがたっていて、

高調波も確認できます。

スイッチング周波数は等価的に2倍になり、変調ノイズ成分も出力電圧に比例するため、

ローノイズです。