D級アンプの出力段:スイッチングノードとLPF

D級アンプの出力段は、通常、

MOSFET、コイル、コンデンサで構成されます。

 

特に重要なのが、

スイッチングノードとLPFの構成です。

まず、スイッチング素子としてはMOSFETを通常、用いますが、

どのような特性を重視すべきでしょうか?

 

結論としては、ゲート電荷(Qg)と出力容量(Coss)になります。

オーディオ用途としては、D級アンプの効率は十分高いため、

オン抵抗はそれほど問題になりません。

音質(サンプリング精度)に直接、影響する、

高速なスイッチングのためには、

ゲート電荷と出力容量が小さい方が有利です。

 

また、電源のバイパスコンデンサには、

大容量で低ESRのスイッチング用途の

電解コンデンサが通常、用いられます。

 

LPFのコイルとコンデンサは、

スピーカーを駆動するために、

電流定格が十分大きなものが必要になります。

D級パワーアンプの実態としては、

1MHz程度のサンプリング周波数により

オーディオ信号でPWM変調する

スイッチング電源に、

スピーカーケーブルがアンテナになって妨害電波をまき散らしたり、

搬送波などの高調波でツイーターを飛ばさないように、

EMI対策として

スピーカー駆動用のLPFがついた

構成になります。

 

ヘッドホン用のソリューションなどには、

LPFのない構成もありますが、

専用のコントローラICが必要になります。

 

D級アンプの積分器と比較器

D級アンプは、音声信号を積分器と比較器でPWM信号にAD変換して、

ゲートドライバとハーフブリッジでPWM信号を電源レールまで増幅して、

LPFでDA変換しています。

 

自励式の場合、通常、ハーフブリッジの出力をフィードバックすることで、

シグマデルタ型のADコンバータを構成します。

積分器のフィルター構成で、1次もしくは2次の

ノイズシェーピングを構成します。

 

積分器は通常、オペアンプで構成しますが、

どのような特性が重要でしょうか?

結論から言うと、

DCゲインとオフセット電圧、

GB積とスルーレートになります。

AD変換の対象となるオーディオ信号の帯域は、

20Hz-20kHzなので、

DCゲインが大きくないと、

低域での積分器(LPF)の直線性が確保できません。

 

オフセット電圧が大きいと、

比較器での変換精度が確保できません。

GB積とスルーレートが低いと、

十分なオーバーサンプリングができません。

比較器は、プロパゲーションディレイが小さく

スイッチングおよびセトリング時間が高速で、

通常、グランドがリファレンスになるため、

電源変動が小さい方がよい低消費電力のものが適しています。

文字通り、サンプリング精度すなわち音質に直結します。

 

D級アンプのゲート抵抗とブートストラップ

D級アンプのスイッチングノードは通常Nch MOSFETによるハーフブリッジ構成を取るため、

ローサイド(負の電源レール基準)とハイサイド(正の電源レール基準)の

MOSFETのゲート電圧の基準が異なるので、

それぞれに電源が必要になります。

 

通常、ハイサイドはブートストラップ回路(RCDによるフローティング電源)

を利用します。

 

動作としては、ローサイドがオンになっているときに、

ローサイド用の電源からコンデンサを充電して、

ハイサイドがオンになっているときは、

ダイオードでハイサイドからの逆流を防いでコンデンサから放電して、

ハイサイドのゲート駆動電流を供給する形になります。

 

この充電時と放電時に

ブートストラップ抵抗とゲート抵抗も関連するため、

注意が必要です。

 

また、オーディオ用途で、正負電源の構成にする場合、

ハイサイドの起動時の電圧がローサイドよりも高いため、

自励式では、ローサイドからオンするかどうか不明なので、

正側の電源レールから、抵抗とツェナーダイオードなどで、

ブートストラップ・コンデンサに初期電圧を与える必要があります。

 

オーディオ用途の場合、

ブートストラップダイオードの定格は、

耐圧(電源レール間の電圧およびハードスイッチングに伴うサージ電圧)と

スイッチング時間(デッドタイムに近い値)、

充電電流(抵抗と容量、スイッチング時間に依存)に注意が必要です。

 

D級アンプのデッドタイムとZVS

D級アンプの出力は通常、

Nch MOSFETによるハーフブリッジ(トーテムポール)が用いられます。

フルブリッジは、ハーフブリッジを2つ用いるので、

構成要素としては、ハーフブリッジに還元されます。

 

ハーフブリッジの上下のMOSFETのゲートをPWMで制御しますが、

現実の回路や素子にはプロパゲーションディレイや、

非線形性があるため、上下の素子が同時にオンになって、

貫通電流が発生しないように、

適切なデッドタイムが必要になります。

 

では、最適なデッドタイムはどのように設計すべきでしょうか?

 

よくあるD級アンプの解説では、

出力波形が理想的な矩形波に近づくように、

できるだけデッドタイムは小さい方がよい

としているものが見受けられます。

 

この場合、MOSFETのスイッチング時間

(ライズタイム+ターンオンディレイ、フォールタイム+ターンオフディレイなど)に、

安全係数(ゲートドライバのプロパゲーションディレイやディレイマッチング、温度係数など)

を掛けた最小値になります。

 

でも、実際、そうでしょうか?

 

オーディオ用途のD級アンプでは、

ハーフブリッジの先にLPFのコイルがあります。

そのため、スイッチングの際(デッドタイム期間)には、

MOSFETの出力容量(Coss)とLPFのコイルの間で、

共振が発生します。

 

なので、ソフトスイッチング(ZVS)を前提にする設計では、

矩形波のように垂直な電源レール間の遷移を伴う波形ではなく、

 

正弦波をレール間に縦に引き延ばしてクリップさせたような波形になります。

この場合、出力容量とコイルのインダクタンスおよび発振周波数によりますが、

デッドタイムも47-200ns程度まで、

かなり長くなります。

 

デッドタイムが大きくなると、

クロスオーバー歪みが増えると思いますか?

 

実際には共振波形は連続なので、増えません。

また、ZVSなので、

スイッチングノイズも極小です。

パンピング現象も極小になります。

なぜなら、共振エネルギーを上下のスイッチ間とコイルで、

保存する形になるので。

 

オーディオ用途であれば、

いいことずくめのようです。

 

オーディオ用途のD級アンプでは、

スイッチングノードの波形忠実度は無意味です。

なぜなら、最終的な出力は、LPF通過後の波形になるからです。

 

需要なのは、PWMのデューティサイクルに応じた、

電圧時間積の比率の精度になるからです。

 

しかしながら、スイッチングノード出力の

電圧時間積の時間はPWMで直接制御していますが、

電源電圧の制御は、自励式と他励式で大きく異なります。

 

自励発振式は電源電圧の変動を含んだスイッチングノードの

電圧波形が搬送波そのもので、

直接、積分器の入力にフィードバックするため、

十分なPSRRが簡単に得られます。

 

ところが、他励式は通常、搬送波は無帰還なので、

PSRRが原理的には0dBとなります。

というわけで、

電源側でレギュレータなどを用いて、

電源変動を抑える必要があります。

 

いずれにしても、

理論モデルやシミュレーションモデルと

現実の回路の振る舞いをよく検討した上で、

必要十分な寄生要素を含めた

適切な設計をする必要があります。

 

 

 

 

D級アンプの原理:回路と電源の考察

D級アンプの原理に関して、回路と電源に関する考察をまとめておきます。

 

日本語のまとまった参考資料としては、以下のものをあげておきます。

トランジスタ技術2008年3月号 特集:高効率パワー・アンプの作り方

トランジスタ技術2003年8月号 特集:ディジタル・アンプ誕生

グリーンエレクトロニクス No.7 D級パワー・アンプの回路設計

グリーンエレクトロニクス No.1 高効率・低雑音の電源回路設計

 

まず、ここでは増幅方式の原理として、

D級アンプをオーディオ信号で出力素子のデューティサイクルを

PWM制御するスイッチング方式のアンプと定義します。

 

また、比較のために、
AB級アンプは、オーディオ信号で出力素子のトランスコンダクタンスを

線形制御する方式のアンプと定義します。

なので、ここでのD級アンプは、

スイッチングノードの電圧に関しては2値もしくは3値ですが、

デューティサイクルに関しては連続なPWMを仮定しているので、

分類としてはアナログアンプ(連続時間の増幅器)です。

一般的には、

オーディオ入力信号をサンプリングしてPWM信号を生成してスイッチングノードを制御し、

スイッチングノードの離散電圧をLPFで復調して連続電圧を取り出します。

 

この点に関しては、

AB級アンプは、

連続時間かつ連続電圧のアナログアンプです。

入力から出力まで一貫してアナログ制御の構成が一般的です。

 

次に、D級アンプのサンプリングに関連して、

自励発振式と他励発振式の比較がよくされています。

 

これに関しては、実際に制作してみるとわかりますが、

他励発振式はPSRRが原理的には0dBなので、

通常のコンデンサインプット式の電源では、

100Hz/120Hzの商用電源の整流リップルノイズが

そのまま聞こえます。

なので、オーディオアンプとしては、

電源に対策を施さないと、

そのままでは実用になりません。

 

一方で、自励発振式はPSRRに優れているため、

電源を選びませんが、

サンプリング周期が信号振幅に応じて変動するのと、

電源のパンピング現象が短所とされています。

 

これも実際に制作してみたところ、

自励発振式におけるサンプリング周期の変動は、

無信号時に1MHzを超えるレベルの回路が容易に達成できて、

ノイズシェーピングを適用できるので、

実質的な音質への影響は限定的です。

 

電源のパンピング現象は、

他励式と同様に電源で対策を行うか、

フルブリッジ構成にするのが一般的ですが、

フルブリッジ構成にすると、

他励式(外部クロックとの同期を含む)となってしまうため、

元の木阿弥です。

 

従って、D級アンプでは、

増幅器と電源を一体のものとして設計する必要があります。

 

増幅器のフィードバック制御としては、

電流モードの構成をとれば、

LPFの変動も制御できるため、

設計次第です。

 

また、電源の対策としては、

リニア電源にレギュレータを導入するか、

電源自体をフルブリッジ構成にするのが一般的のようです。

 

一方で、

最近は同期整流(ダイオード整流と違い、回生電流を逆流できる)が

容易に構成できるので、

スイッチング電源で対応する方が容易と思われます。

 

ただし、

オーディオアンプは連続での定格出力は実使用時には発生しないので、

設計のポイントは大きく異なります。

クレストファクタを考慮したトランスの巻き線設計、

アクティブクランプもしくはフェーズシフトフルブリッジ(PSFB)によるZVS、

軽負荷モード(パルススキッピング)による安定性の確保、

などが重要になってきます。

 

というわけで、これまでの設計や試作を踏まえると、

自励発振式とスイッチング電源で適切なD級アンプの設計というのが、

音質とコストパフォーマンスも含めて妥当という結論です。

 

コンプリメンタリ素子がない場合の回路構成

これまで、LT1166によるSiC MOSFET AB級アンプや

ADP1074のローサイド・アクティブクランプ回路のハイサイド化など、

Pch MOSFETが入手できないために

Nch MOSFETだけで構成する回路設計への変更が必要な場面がいくつかありました。

 

その際のアプローチをまとめておきます。

 

まず、基本的な回路構成要素として、

位相反転、レベルシフト、絶縁の3つが基本となります。

まず、Nch 素子をPch素子に置き換えると、

駆動信号を反転させる必要があります。

位相反転回路としては、

オープンコレクタもしくは

オープンドレイン出力が簡単です。

次に、ゲートドライブがローサイドからハイサイドになる場合、

レベルシフト(LTC4446など)もしくは

絶縁型のドライバ(ADuM4120-1Bなど)が必要になります。

 

また、ハイサイドの電源として、

ブートストラップ回路も必要になります。

 

実装面積が問題にならない場合や、

受動素子で構成したい場合は、

パルストランスも利用できます。

その他フォトカプラなどもありますが、

デジタルアイソレータや、

絶縁機能を内蔵したコントローラ、

ゲートドライバを使う方が、

設計が簡単です。

 

IRS2092がSiC/GaN D級アンプに使いにくい理由

D級アンプのソリューションとしてポピュラーなIRS2092ですが、

高速SiC/GaN FETディバイス(C3M0280090D, TPH3206PSBなど)に適用しようとすると、

使いにくい点があるので、まとめておきます。

 

まず、動作周波数が800kHzまでというのが、ネックになります。

高速ディバイスを用いて自励発振式で単純に回路を組むと、

容易に1MHzを超えてしまうため、

実回路では対策をしないと動作しません。

 

Si8244は8MHzまで動作します。

 

実際の設計では、スイッチング周波数が2MHzを超えると、

表皮効果によって、スイッチングノードの発熱が大きくなって、

PCBのトレースが2Ozの基板でも焦げてしまうので、

注意が必要です。

 

また、スナバ回路(DCリンク、スイッチングノード、Zobelなど)の

抵抗の発熱も無視できなくなってきます。

 

つぎに、デッドタイムの設定値が4段階(25/40/65/105ns)

しか設定できない点です。

Si8244は0.4nsから1usまで、抵抗値の系列もしくは

ポテンショメータで無段階で設定できます。

 

実際の設計では、

デッドタイムはZVSを達成するために、

スイッチングディバイスに合わせてきめ細かく設定する必要があります。

 

最後に、
自励発振周波数を下げるためには、

プロパゲーションディレイを大きくするのが簡単ですが、

IRS2092はモノリシック構成で、

OTA(エラーアンプ・積分器)、

コンパレータ、

ゲートドライバ(IRS20957S)が

一体となっているため、

積分器の抵抗値とデッドタイムで調整するしかありません。

 

なお、IRS2092のリファレンス・デザインとして、

IRAUDAP7D

が参考になります。

 

これに対して、

ディスクリート(ADA4001-2, LT1713, Si8244など)構成では、

電流モードなど、

多重の状態フィードバックループを含めた対応がとれます。

なお、IRS20957Sによるディスクリート構成のリファレンス・デザインとして、

IRAUDAMP4A

IRAUDAMP6

が参考になります。

 

RCDスナバ回路とアクティブクランプ回路の比較

SMPSの設計で、

1次側のスイッチのサージを吸収するために

RCDスナバ回路を適用しようとしても、

Rでの損失が大きすぎて実装が困難なケースがあります。

 

そこで、アクティブクランプ回路の出番なのですが、

なぜ、アクティブクランプ回路には抵抗がないのでしょうか?

 

それは、アクティブクランプ回路では、

コンデンサに蓄えた電荷を電源に回生することによって、

エネルギーを熱として捨てるのではなく、

保存しているからです。

 

以下のリンクを参考にあげておきます。

RCD Snubber vs Active Clamp

AN-4147 Design Guidelines for RCD Snubber of Flyback Converters

 

また、アクティブクランプ回路は、

メインスイッチに対してZVSで動作するため、

ノイズ対策も容易です。

Using Active Clamp Technologyto Maximize Efficiency in aTelecom Bus Converter

ハイサイドクランプ回路と

ローサイドクランプ回路の比較などは、

こちらが参考になります。

SLUA322 Active Clamp Transformer Reset: High Side or Low Side?

ADP1074を用いた電源のトラブルシューティング

アクティブクランプ・フォワードコンバータの設計の

見直しをしていたところ、

こちらのアプリケーションノートを見つけました。

AN-1454: ADP1074、ADP1071-1、ADP1071-2 を用いた電源のトラブルシューティング: 一般的なシナリオ

 

これまで、LTSpiceでシミュレーションを繰り返したり、

ADP1074のデータシートを注意深く読むことで、

ほとんどの事象は対処できていますが、

これから設計する方は、

事前に目を通しておくことをおすすめします。

 

一般的な傾向として、

Analog Devices製品のデータシートは、

Linear Technology製品のデータシートと比較して、

典型的なアプリケーションの具体的な回路例が載っていないので、

経験の浅いエンジニアやホビイストにはかなりハードルが高いです。

 

LTspiceにAnalog Devices製品のモデルが増えてきているので、

Open Macromodel’s Test Fixtureボタンをクリックすると提供される回路で、

シミュレーションによる設計の確認はしやすくなってきていますが、

モデル自体の振る舞いを理解するためには、

データシートとアプリケーションノートを丁寧に読むしかないので。

 

300Wプッシュプル電源のトランス設計

既製品のスイッチング電源用トランスでは、

オーディオパワーアンプ用の300W程度の電源

(入力:AC100V, 出力:DC+-50Vを想定)に

適したトランスが見つからないので、

自作するための設計をまとめておきます。

 

以下の文献が参考になります。

トランジスタ技術2003年8月号 実際のディジタル・アンプ用スイッチング電源

スイッチング電源のコイル/トランス設計

高効率・低雑音の電源回路設計

 

まず、コアとボビンですが、

100kHz 300Wのプッシュプルコンバータを想定して、

JIS FEER 35Aの規格品から、

PC40EER35-Z

BEER35-1112CPFR

を選択しました。

 

次に、巻線ですが、

許容電流と巻数を考慮して、

2UEW 0.8mm

を選択しました。

 

次に、巻数ですが、

1次側電圧(Vp)=DC140V(max160/min120V)

2次側電圧(Vs)=DC50V(max80/min60V)

実行断面積(Ae)=107mm^2

AL値=4000nH/N^2(100kHz, 200mT)

飽和磁束密度(Bs)=max 200mT/min150mT

で、

Np=min38/max50 Turn

Ns=min19/max25 Turn

となりました。

 

最後に、巻き方は、プッシュプルコンバータ用なので、

Np1: 25×2層巻,

Ns1: 25×1層巻,

Ns2: 25×1層巻,

Np2: 25×2層巻,

のサンドイッチ巻にしたいと思います。