データシートに基づくトロイダルトランスのSPICEモデル作成

トロイダルトランスの電源投入時や短絡時の突入電流の評価を

SPICEシミュレーションするために、

モデルパラメータをデータシートから作成する方法を検討します。

 

nuvotem Toroidal Transformer, 300VA, 115Vx2, 35Vx2(RS Part No. 257-5231)をターゲットにします。

 

LT SPICEにおけるトランスのモデルはこちらの記事のように複数のインダクター(L)と結合定数(K)で定義できます。

LTspice: Simple Steps for Simulating Transformers

 

また、インダクターのパラメータとしては、インダクタンスと直列抵抗が必要です。

トランスのデータシートには、直列抵抗(Primary 2.4Ω, Secondary 0.3010Ω)は載っていますが、

インダクタンスは載っていないため、パラメータの推定が必要です。

 

トロイダルコイルのモデルはこちらを参照します。

第2章 トランスフォーマーの基礎

2-1 インダクタンスの基礎

(c) トロイダルコイル

図2-3 トロイダルコイル

式(2.1.9)に、

データシートから読み取れる寸法(a=40mm(推定), b=58mm, 2r=115-40=75mm、

コアを鉄と仮定した透磁率(μ0μ=6.3xE-3)、

仮定の巻き数(N=100)をそれぞれ代入すると、

L=(6.3xE-3×100^2x40xE-3x58xE-3)/(75xE-3×3.14)=620mHとなります。

一方、Lは電圧の自乗(Primary 115V, Secondary(No Load) 37.88V)に比例するので、

Lp=115^2=13225xConst(mH)

Ls=37.88^2=1435xConst(mH)

 

また、L=2x(Lp+Ls)なので、

Const=620/(2x(13225+1435))=2.11E-2となります。

したがって、

Lp=13225×2.11E-2=279 mH

Ls=1435×2.11E-2=30.3 mH

となります。

 

結合係数(K)は、

鉄損(1.59W)が無負荷時の2次側定格(2×37.88[V]x4.286[A]=324.7[W])に生じるとして、

K=1-1.59/324.7=0.995

となります。

 

結局、トランスの場合、

インダクタンスは1次側と2次側の比率が重要なので、

大体でよい場合は、

1次側電圧、2次側電圧をそれぞれ自乗して

100mH程度のオーダーになるようにスケールすれば十分です。

 

広告

データシートに基づくSiC MOSFETのVDMOSモデルの作成

Wolfspeed(CREE)のC3M0280090D, C3M0120090D, C3M0065090DのSPICEモデルは

温度パラメータが入っているため、非線形の振る舞いをします。

そのため、データシートの値を元にVDMOSモデルを作成しました。

 

それぞれの

VDMOSモデル、

Transfer Characteristic(Ids,  Vgs)、

LT SPICEの回路図、

過渡解析の結果(VDMOS(緑)CREE Subckt(青))を示します。

 

.MODEL C3M0280090D VDMOS (NCHAN
+VTO=3.5 KP=1 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=50e-12 CGDMIN=2e-12 a=0.5
+CGS=148p CJO=0.1175n M=1.0 VJ=4.8
+RG=26 RDS=1e8 RS=1e-3 RD=280e-3 IS=1e-6 N=1.0)

 

.MODEL C3M0120090D VDMOS (NCHAN
+VTO=3.5 KP=2.0 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=100e-12 CGDMIN=4e-12 a=0.5
+CGS=347p CJO=0.2875n M=1.0 VJ=4.8
+RG=16 RDS=1e8 RS=1e-3 RD=120e-3 IS=1e-6 N=1.0)

 

.MODEL C3M0065090D VDMOS (NCHAN
+VTO=3.5 KP=4.0 subthres=8e-1 mtriode=1 LAMBDA=0
+CGDMAX=50e-12 CGDMIN=2e-12 a=0.5
+CGS=656p CJO=0.375n M=1.0 VJ=4.8
+RG=4.7 RDS=1e8 RS=1e-3 RD=65e-3 IS=1e-6 N=1.0)

 

コンデンサの並列接続による反共振のSPICEシミュレーション

コンデンサを並列接続すると反共振が問題になりますが、

特にコンデンサの種類を積層セラミックコンデンサ(MLCC)に置き換えたときにどのように、

インピーダンスカーブが振る舞うのかを知りたいときがあります。

 

そこで、LT SPICEでシミュレーションするためには、

MLCCのモデルが必要になります。

MurataのSimSurfingから取得します。

部品を選択して、”SPICE Netlist”と書かれた紫のボタンをクリックすると

モデルがダウンロードできます。

シミュレーションの回路図を示します。

AC解析の単純な構成です。

AC解析を実行して、インピーダンスカーブ(周波数特性)が取得できます。

1uFと0.1uFの組み合わせです。

(5MHz, -36dBのピークが反共振)


自己共振周波数(1uFの場合、2MHz, -59dBのインピーダンスカーブの谷)から先は、

インダクタンスとして振る舞うため、

並列接続する容量のオーダーの違いを2倍(1uFと0.01uFの組み合わせ)に広げて比較すると

10dB反共振のピークが上昇することがわかります。

(16MHz, -26dBのピークが反共振)

2次デルタシグマ変調のまとめ

D級アンプ設計のリファレンスとして、

IRAUDAMP7Dを利用していますが、

この設計のPWM変調は自励発振によるアナログ入力の2次シグマデルタ変調になっています。

積分器のフィルタが2次になっているだけですが、

1次のフィルタとどう違ってくるのか調べてみました。

Wikipediaのエントリを見ていくと、

Delta-sigma modulation

Oversamplingのところにグラフと数式でわかりやすい説明があるので

引用します。

Let’s consider a signal at frequency f 0 and a sampling frequency of f s {\displaystyle \scriptstyle f_{\mathrm {s} }} much higher than Nyquist rate (see fig. 5). ΔΣ modulation is based on the technique of oversampling to reduce the noise in the band of interest (green), which also avoids the use of high-precision analog circuits for the anti-aliasing filter. The quantization noise is the same both in a Nyquist converter (in yellow) and in an oversampling converter (in blue), but it is distributed over a larger spectrum. In ΔΣ-converters, noise is further reduced at low frequencies, which is the band where the signal of interest is, and it is increased at the higher frequencies, where it can be filtered. This technique is known as noise shaping.

For a first-order delta-sigma modulator, the noise is shaped by a filter with transfer function H n ( z ) = [ 1 − z − 1 ] {\displaystyle \scriptstyle H_{n}(z)\,=\,\left[1-z^{-1}\right]} . Assuming that the sampling frequency f s ≫ f 0 {\displaystyle \scriptstyle f_{s}\,\gg \,f_{0}} , the quantization noise in the desired signal bandwidth can be approximated as:

n 0 = e rms π 3 ( 2 f 0 τ ) 3 2 {\displaystyle \mathrm {n_{0}} =e_{\text{rms}}{\frac {\pi }{\sqrt {3}}}\,(2f_{0}\tau )^{\frac {3}{2}}} .

Similarly for a second-order delta-sigma modulator, the noise is shaped by a filter with transfer function H n ( z ) = [ 1 − z − 1 ] 2 {\displaystyle \scriptstyle H_{n}(z)\,=\,\left[1-z^{-1}\right]^{2}} . The in-band quantization noise can be approximated as:

n 0 = e rms π 2 5 ( 2 f 0 τ ) 5 2 {\displaystyle \mathrm {n_{0}} =e_{\text{rms}}{\frac {\pi ^{2}}{\sqrt {5}}}\,\left(2f_{0}\tau \right)^{\frac {5}{2}}} .

In general, for a N {\displaystyle \scriptstyle \mathrm {N} } -order ΔΣ-modulator, the variance of the in-band quantization noise:

n 0 = e rms π N 2 N + 1 ( 2 f 0 τ ) 2 N + 1 2 {\displaystyle \mathrm {n_{0}} =e_{\text{rms}}{\frac {\pi ^{N}}{\sqrt {2N+1}}}\,\left(2f_{0}\tau \right)^{\frac {2N+1}{2}}} .

When the sampling frequency is doubled, the signal to quantization noise is improved by 10 log 10 ⁡ ( 2 ) ( 2 N + 1 ) d B {\displaystyle \scriptstyle 10\log _{10}(2)(2N+1)\,\mathrm {dB} } for a N {\displaystyle \scriptstyle \mathrm {N} } -order ΔΣ-modulator. The higher the oversampling ratio, the higher the signal-to-noise ratio and the higher the resolution in bits.

Another key aspect given by oversampling is the speed/resolution tradeoff. In fact, the decimation filter put after the modulator not only filters the whole sampled signal in the band of interest (cutting the noise at higher frequencies), but also reduces the frequency of the signal increasing its resolution. This is obtained by a sort of averaging of the higher data rate bitstream.

 

結局、

高次のデルタシグマ変調(オーバーサンプリング)によって、

サンプリング周波数帯域内での量子化ノイズの分布が低周波数側が低ノイズ、高周波数側が高ノイズになるので、

高周波数側をフィルタリングした、復調後の対象周波数帯域の信号のノイズレベルが下がる(ノイズシェイピング)ということのようです。

 

D級GaN MOSFETアンプは1Mhzの自励発振周波数による2次デルタシグマ変調になっていますが、

音のよい理由がわかった気がします。

SPICE過渡解析実行エラーの原因と対策

SPICEシミュレーショによる電源回路の過渡解析などで、

エラーが出て解析がすすめられないことがありますが、

こちらの記事に、それらの原因と対策がまとまっていて、

参考になります。

 

SPICEの仕組みとその活用設計

解析実行エラーの原因と対策(その2) (3/3)

解析設定条件を原因とする収束エラーへの対策

表2 SPICE3F5マニュアルに基づく解析条件設定の主な変数

この表に基づくSPICEディレクティブの例としては、

.options method=gear itl1=1000 itl4=500 abstol=1e-6 chgtol=1e-14 vntol=1e-3 reltol=0.01 gmin=1e-8

といった感じになります。

 

LT spice IVでは、SolverはNormalとAlternateがありますが、

.optionsでは設定できないので、

過渡解析などの実行前に

Simulate->Control Panel->SPICE->Engine->Solver

の設定を確認する必要があります。

 

高音質オーディオ用電源IC

Rohmから高音質オーディオ用電源ICがサンプル出荷されているようです。

 

データシートはこちら。

BD37201NUX

BD37210MUV

BD37215MUV

 

ニュースリリースはこちら。

 

世界初、高音質オーディオ用電源IC「BD372xx シリーズ」を開発
アナログ設計技術と音質設計技術の融合により、電源ラインから音質向上に貢献

 

 

D級GaN MOSFETアンプの参考資料

D級GaN MOSFETアンプ製作のための参考資料をまとめておきます。

 

トランジスタ技術 2008年3月号

特集

大出力でも発熱しない! 小形・軽量化のテクニック

高効率パワー・アンプの作り方

別冊付録

D級アンプの製作[プリント基板付き]

 

トランジスタ技術SPECIAL No.117

最新・高効率パワー・デバイス活用法

スマートで小型・高性能な電源/インバータ/アンプを作るために

 

フリーの回路シミュレータで動かしながら検証する

グリーン・エレクトロニクス No.7

D級パワー・アンプの回路設計

 

従来のMOSFETと同じように使える!高安全性・高信頼性ノーマリOFF型誕生!

グリーン・エレクトロニクス No.18

30MHz/10kWスイッチング!超高速GaNトランジスタの実力と応用

 

トランジスタ技術SPECIAL No.98

パワー・エレクトロニクス回路の設計

ロスのないスムーズなコントロールを目指して

 

パワーMOSFETの短絡故障と出力オフセット

保護回路が入っていても検知できない原因で安全動作領域(SOA)を越えたり、

ゲートストッパーやゲートゾーベルでは防げない寄生発振などが起こることにより、

出力段のパワーMOSFETが短絡故障することは珍しくありません。

 

そこでGaN MOSFETアンプ(LT1166を用いた準コンプリメンタリSEPP)の

出力段の上側および下側のパワーMOSFETのドレインとソース間、

それぞれが短絡故障した場合の動作をLTspiceでシミュレートしてみました。

 

グラフはそれぞれ、
緑:出力電圧、
青:上側の出力電流、
赤:下側の出力電流です。

図1.出力段の上側のMOSFETのDS間を短絡した場合の過渡解析

図2.出力段の下側のMOSFETのDS間を短絡した場合の過渡解析

 

現象としては、LT1166の電流制限により、
45us程度の間隔でパルス上の短絡電流が流れて、
出力オフセット電圧がそれぞれ短絡した側の

電源レールの電圧に近い値となります。

 

上側の故障時の方が電流が大きいため、

MOSFETの温度が上がりますが、

下側の故障時の方は電流が小さいため、

MOSFETの温度はあまり上がりません。

 

というわけで、故障原因の対策後に、

出力オフセット電圧の出ている方のMOSFETを交換するのが良さそうです。

 

MOSFETのゲート抵抗と周波数特性

ルネサスのパワーMOS FET の特性(R07ZZ0009JJ0300)を読んでいて、

気が付いたことをまとめておきます。

MOSFETの発振対策としてゲート抵抗(ゲートストッパー)を入れますが、

経験則としての値がほとんどです。

以下、「ソースフォロワ回路における発振現象の解析」を引用しておきます。

 

10. ソースフォロワ回路における発振現象の解析<ご参考>
ソースフォロワ回路における発振現象の解析は多く行われていますが,

ソースフォロワ回路の入力インピーダンスの実数部が負になり,
虚数部が0 になる周波数で発振するという解析がもっとも一般的です。

図 51 にパワーMOS FET ソースフォロワ回路の簡略した等価回路を示します。

異常発振を防止するためにはゲート抵抗RG を付加して,
この等価回路の入力インピーダンスに負性抵抗が生じるようにするのが有効となります。

しかし,この方法はパワーMOS FET の周波数特性を悪くするとい
う欠点がありますので,
設計に際しては異常発振に対する安定度と特性のバランスを取りながらゲート抵抗を入れる必要があります。

図 52 にゲート抵抗をパラメータとしたソースフォロワ回路の周波数特性を示します。

多層空芯コイルの設計

スピーカー及びケーブルの容量性負荷の影響を避けるために、

オーディオ・パワーアンプの出力にアイソレーターとして

1uHのコイルと10Ωの抵抗を並列に接続しています。

 

このコイルには歪みを避けるために空芯コイルが使われますが、

単純な一層のソレノイドの例が多いようです。

 

調べたところ、

多層の空芯コイルの最適設計の例として、

Brooks Coilがあります。

 

実際には、ボビンの寸法と銅線の太さで巻数が決まってくるので、
なかなか面倒です。

EPCOS Databook 2013: Ferrites and Accessoriesより引用