電流モードのD級GaN MOSFETアンプの設計

D級パワー・アンプの回路設計

第6章 電流モードのハーフ・ブリッジD級パワー・アンプ

を参考にして、

これまでの電圧モード(LPFを含まない帰還構成)を踏まえて、

電流モード(LPFを含む帰還構成)の設計をしてみます。

 

まず、LT Spiceによるシミュレーションモデルです。

本来は、積分器の入力もLPFを含める形で設計するようですが、

必要な自励発振周波数(800kHz程度)が得られないため、

LPF通過前のスイッチングノードの電圧を積分制御(LT1122)に入力し、

比例制御(LT1122)で積分制御の出力とLPF通過後の出力電圧を差動増幅後、

電流検出器(LT1995)の出力(LPFのコイルの電流に比例する電圧)とともに

比較器(LT1016)に入力しています。

電流検出器の出力振幅で自励発振周波数を調整して、

積分器の時定数で、負荷抵抗が最大(シミュレーションでは10kΩ)の時の

安定性を確保します。

ハーフブリッジ(TPH3206PSB)がアイドル時にZVSになるように

デッドタイムはゲートドライバ(Si8244)で、120nsに調整しています。

 

つぎに+-1V, 10kHzの矩形波入力時の過渡応答を示します。

FFTはこちらです。

 

電圧モードのD級GaNアンプは、

積分器だけの簡単な制御回路で、

自励発振周波数が高い(1.3MHz程度)反面、

ZVSにするためにはデッドタイムを長くする必要(200ns)があります。

そのため、ゼロクロス歪みがやや大きいのと、

大振幅時に反対側のPWMのパルス幅が0になる(Sliver Pulse)ため、

B級動作のような状態になっています。

 

一方、電流モードのD級GaNアンプは、

比例制御と電流検出のオペアンプが増えるため制御回路がやや複雑にはなりますが、

LPFの負荷変動を制御できるのと、

定電流アンプにPI制御を組み合わせて定電圧アンプにしているため、

過電流保護回路(OCP)の代わりに直流保護回路(DCP)を盛り込めます。

 

肝心の音の違いはどの程度でしょうか?

試作をしてみるしかなさそうです。

 

D級GaNおよびSiC MOSFETアンプのデッドタイムの最適化

GaN(TPH3206PSB)ととSiC(C3M0280090D)の

両方でハードスイッチングのD級アンプを試作した結果得られた、

デバイスの特性の違いやD級アンプでの設計の考慮点をまとめておきます。

 

なお、参考資料としては次の2つがわかりやすいです。

Dead-Time Optimization for Maximum Efficiency

SiC MOSFET:ゲートドライブの最適化

 

まず、デッドタイム24nsでしばらく動作させたGaN MOSFETアンプの状況です。

基板右側中央のゲートドライバ(Si8244)周辺の

アクロスザラインのスナバ抵抗(4.7Ω 1W)、

ブートストラップダイオード(1N4148)の電流制限抵抗(4.7Ω 1/4W)、

ゲート抵抗(4.7Ω 1/4W)およびその周辺の基板のレジストが

変色しているのがわかります。

 

また、ブートストラップダイオードの故障も発生しました。

これは、GaNをハードスイッチングで使用すると、

非常に大きなdi/dtによって、

ドレインソース間電圧が増大することに起因しているようです。

 

対策としては、アクロスザラインのスナバは抵抗なしの

0.1uF 250V X7R MLCCに変更して、

電流制限抵抗とゲート抵抗は10Ω 1/4Wに変更しました。

 

また、デッドタイムを200nsに伸ばして、

アイドル時はZVS動作をさせるように設定しました。

 

SiC MOSFETアンプは内部ゲート抵抗が26Ωと大きく、

ハードスイッチングに伴うオーバーシュートも小さいようで、

基板に問題は発生していませんが、

アクロスザラインのスナバは0.1uFに変更しました。

また、デッドタイムも120nsに伸ばして、

ZVS動作をさせるように設定しました。

 

SiCはゲート電圧(Vgs)0Vではゲート電荷(Qg)が1nC残るため、

アイドル時のオフセット電圧が4mV程度残ります。

これに対して、GaNではほぼ0mV程度となっています。

 

ZVS動作にすることによって、

ヒートシンクの発熱がほぼなくなるのと、

アイドル時のハードスイッチングで発生していた

ノイズとオフセット電圧が減少します。

また、効率の増大(消費電力の低下)によって、

電源レールの電圧も上昇します。

 

自励発振式のD級アンプの場合、

PWMのデューティ比に応じて、

ハードスイッチングを伴う部分的なZVS動作を行うため、

効率とノイズ特性では良好な結果が得られます。

 

平滑コンデンサの分割によるSiC SBD正負電源のリップルノイズ対策

平滑コンデンサを分割(Split Reservoir Capacitor)して整流平滑後にLPFを構成することにより、

商用電源の整流後のリップルノイズ(100Hzのハムノイズ)を12dB下げる

SiC SBD電源を試作しました。

主回路はSCS310AP x8, 6,800uF, 50V x8, 0.47Ω 10Wx2で構成しています。

2段目の1次CR LPFのコーナー周波数(fc)は

fc=1/(2*Pi*13,600E-6*0.47)=25Hz

となって、

-6dB/Octで減衰するため

リップルノイズへの効果としては

-12dB@100Hzとなります。

 

LT Spiceによるシミュレーション回路はこちら。

赤が1段目(平滑後)、緑が2段目(LPF通過後)の過渡解析による電圧波形です。

PCBのレイアウトはこちら。

1段目と2段目のグラウンドを分割する必要があるので、

グランド面のベタパターンにもスリットを入れています。

こちらは底面のベタパターンです。

パワーアンプの電源のリップルノイズは

能率の低いスピーカーでは気になりませんが、

静かな部屋で高能率のスピーカーでならす場合は耳に付きます。

 

パワーアンプの電源は大電流を扱うため、

リニアレギュレータによるアプローチは熱損失の対策が大きくなります。

 

また、スイッチング電源によるアプローチは

スイッチングノイズの対策が必要になります。

 

TPH3206PSBによるD級GaN MOSFETアンプの試作

TPH3206PSBを用いてD級GaN MOSFETアンプを試作しました。

基板と定数はC3M0280090DによるD級SiC MOSFETアンプと同じです。

TPH3206PSBはピン配置がGSDで、

ソースタブからケルビン接続を行っています。

LT Spiceシミュレーションによると、自励発振周波数は3MHz程度となっています。

アイドル時の出力オフセット電圧の実測値は、ほぼ0mVなので、

スイッチングノイズはC3M0280090D(実測Vos=10mV程度で信号線への放射ノイズからの影響が大きい)

よりも少ないようです。

TPH3206PSB(GaN)の音質は、C3M0280090D(SiC)よりも、緻密でおとなしい感じです。