低消費電力ヘッドホン・ドライバの検討

LTC6262によるBTLのヘッドホンドライバの回路図とTHDが出ています。
BTL出力なので、ステレオヘッドホン側の入力ケーブルをL/Rで分けるか、
L/RのBTL出力をカップリングコンデンサかトランスでグランドを共通化する必要があります。
携帯用途で電池の持ちが重要なら試してみる価値はあります。

UHC MOSFETアンプのSPICEシミュレーション

FQH44N10の方がトランスコンダクタンスが大きく、

入力容量がやや小さく、

ターンオン時間とターンオフ時間の差が小さいですが、

SPICEモデルが提供されていないので、

OnSemi(Fairchild) FQH8N100CによるUHC MOSFETアンプのSPICEシミュレーションモデルを示します。

ゲイン(R9=9.31kΩ, 23dB)、フィードスルー(C2, C3=220pF) 、位相補償(R5=1.2kΩ, C5=4700pF)に設定しています。

周波数特性は91kHz、THD20=0.000759%となっています。

20kHz矩形波応答もまずまずです。

 

 

SiC MOSFETアンプのSPICEシミュレーション

Rohm SCT2450KEによるSiC MOSFETアンプのSPICEシミュレーションモデルを示します。

ゲイン(R9=9.31kΩ, 23dB)、フィードスルー(C2, C3=470pF) 、位相補償(R5=2.2kΩ, C5=1000pF)に設定しています。

周波数特性は93kHz, THD20=0.026579%。

トランスコンダクタンスが1Sと低く、ゲート駆動電圧の振幅が大きいです。

20kHz矩形波応答は良好です。入力容量が463pFと低いです。

容量性負荷とスルーレートの関係

Lt1166のデータシートから100Wオーディオパワーアンプの回路図を引用します。

この回路の

ユニティゲインバッファ段:U2(LT1363), U3(Lt1360), U4(LT1166)のM1とM2のゲート容量に対する

出力抵抗(R16,R13=30Ω)とゲート抵抗(R18,R15=100Ω)に関連する記述

(パルスフィデリティをよくするために出力抵抗を伝送路の特性インピーダンスと一致させる)と

電圧増幅段:U1(LT1166)のM1とM2の出力容量と帰還容量に対するゲインとスルーレートの関係に関連する記述

(スルーレートを上げるにはゲインを下げる)を

 

LT136o/L1363のデータシートから引用します。

Capacitive Loading

The LT1360 is stable with any capacitive load.

This is accomplished by sensing the load induced output pole
and adding compensation at the amplifier gain node.

 

As the capacitive load increases,

both the bandwidth and phase margin decrease

so there will be peaking in the frequency domain

and in the transient response

as shown in the typical performance curves.

The photo of the small signal response with 500pF load shows 60% peaking.

The large-signal response with a 10,000pF load shows

the output slew rate being limited to 5V/ms by the short-circuit current.

 

Coaxial cable can be driven directly,

but for best pulse fidelity a resistor of value equal to the characteristic
impedance of the cable (i.e., 75W) should be placed in series with the output.

The other end of the cable should be terminated with the same value resistor to ground.

Circuit Operation

The LT1360 circuit topology is a true voltage feedback amplifier

that has the slewing behavior of a current feedback amplifier.

The operation of the circuit can be understood by referring to the simplified schematic.

The inputs are buffered by complementary NPN and PNP emitter followers

which drive a 500W resistor.

The input voltage appears across the resistor generating currents

which are mirrored into the high impedance node.

Complementary followers form an output stage

which buffers the gain node from the load.

The bandwidth is set by the input resistor and the capacitance

on the high impedance node.

 

The slew rate is determined by the current available to charge the gain node capacitance.

This current is the differential input voltage divided by R1,

so the slew rate is proportional to the input.

Highest slew rates are therefore seen in the lowest gain configurations.

For example, a 10V output step in a gain of 10 has only a 1V input step,
whereas the same output step in unity gain has a 10 times greater input step.

The curve of Slew Rate vs Input Level illustrates this relationship.

The LT1360 is tested for slew rate

in a gain of –2 so higher slew rates can be expected in gains of 1

and –1, and lower slew rates in higher gain configurations.

The RC network across the output stage is bootstrapped
when the amplifier is driving a light or moderate load

and has no effect under normal operation.

When driving a capacitive load (or a low value resistive load)

the network is incompletely bootstrapped

and adds to the compensation at the high impedance node.

The added capacitance slows down the amplifier

which improves the phase margin

by moving the unity-gain frequency away from the pole formed

by the output impedance and the capacitive load.

The zero created by the RC combination adds phase

to ensure that even for very large load capacitances,

the total phase lag can never exceed 180 degrees (zero phase margin)

and the amplifier remains stable.

容量性負荷ドライブ時のゲインのピークを抑える方法

AN884 オペアンプによる容量性負荷の駆動に、

シャント抵抗を使って容量性負荷による応答ピーキングを低減する方法がしめされています。

 

具体的な応用としてはLT1166のシャントレギュレータを

LT1360でカレントソースドライブする際の応答ピーキングを低減するのが目的になります。

LT1166のデータシートからカレントソースドライブの回路図を引用します。

ここでRIN=1kΩ, RL=150Ωは固定とします。

RfとCfの値を応答ピーキングが0dBになるように決定するのが目標です。

LT1360のデータシートから周波数応答と容量性負荷の図を引用します。

TPH3205WSBQAの入力容量が2200pFなので、

上下2つの容量性負荷によるDC電流の引き込み(LT1166のITOPと
IBOTTOM間の不整合による出力VOSに関連)を防ぐために、

Cf=4700pFとします。

 

Rf/RINでゲインが決まるため、SPICEシミュレーションで

Rf=6.8kΩ(6.8k/1k=16.7dB)が得られます。

 

LTspiceのAC解析の図を示します。

水色:Peak=-1.9dB(Rf=6.8kΩ, Cf=4700pF)

緑:Peak=1.8dB(Rf=3.3kΩ, Cf=3300pF)

出力容量と帰還容量による貫通電流とその対策

矩形波応答の出力電圧が20V(電源レールが+-45Vなので、

45Vを中心にVdsは振れている)を越えたあたりから、

特に下側のMOSFETのターンオフ時に大きな貫通電流が現れます。

いろいろ調べていくと、どうやらGaN MOSFETの

ドレインソース間容量(Cds=C0ss-Crss, tfに関連)とゲートドレイン間容量(Cgd=Crss, td(off)に関連)が、

ドレインソース間電圧(Vds)20Vから0Vにかけて急激に増大する特性に起因しているようです。

TPH3205WSBQAとFQH44N10の容量特性を引用します。

この貫通電流はものすごいノイズやMOSFETおよびスピーカーの破壊の原因となるため、

対策が必要です。

 

しかしながら、入力段のゲインを26dBから20dBに下げて、

1.5Vの入力信号時に出力電圧が20Vにすることで対処するのが現実的なようです。

 

副次的に周波数特性が90kHzまで伸びますが、

出力は8Ω, 50Wとなります。

 

ソース帰還とソース接地回路

SEPP準コンプリメンタリのMOSFETアンプの出力段は、

上側がドレイン接地回路で下側がソース接地回路でユニティゲインバッファとして動作しています。

このトポロジーをLT1166でバイアス調整および電流制限する場合、

電流検出抵抗が必要ですが、上側はソース抵抗(R32, R20)、下側はドレイン抵抗(R21, R31)となってしまいます。

このため、特に下側のフォールタイムが

ドレイン抵抗とゲートドレイン容量の時定数の影響を受けるため、

矩形波応答の波形が上下で揃わず、大きな貫通電流の原因になります。

 

そこで、上下ともソース抵抗とドレイン抵抗を同じ値で追加することにより、

ドレイン抵抗(R35,R31) とソース抵抗(R32, R36)の比が上下それぞれ1:1となり、

ソース帰還(ソースディジェネレーション)によるユニティゲインとなります。

(ここでは、R20,R21=15mΩはR31,R32,R35,R36=0.22Ωに比較して小さいため無視)

 

ゲインがやや下がり出力インピーダンスが抵抗値になりますが、
上下の応答が揃い線形性も増すため、歪率も向上します。

 

TPH3205WSBとTPH3205WSBQAの比較

車載用のGaN MOSFETしてTPH3205WSBQAがリリースされていますが、

TPH3205WSBとの比較で気が付いたことをまとめておきます。

 

 

オン抵抗(Rds(on))は、QAでは49mΩと3mΩ下がっていますが、

AB級オーディオアンプではあまり影響しません。

一方、伝達特性の温度係数をみると、

ZTCは4V, 60Aとなって、元の3V, 25Aよりも、

傾きが60/(4-2.1)=31.6Sとなって25/(3-2.1)=27.8Sからやや増えていますが、

150℃, 3V, 20Aで20/(3-2.1)=22.2Sと立ち上がりはやや押さえられています。

 

出力容量(Coss)は、135pFと20pF増えていますが、

Vds=50V, 100Vの値は、400pF, 300pFと100pF下がっています。

帰還容量(Crss)は、23pFと全体的に4pF増えています。

 

ターンオン時間(td(on)+tr)とターンオフ時間(td(off)+tf)は、43.6(36+7.6)ns, 48.6(49+8.6)nsとなって、

元の29.5(22+7.5)ns, 37.5(33+4.5)nsに比べて、ばらつきが減っています。

 

逆電圧(Vsd)の最大値は変わらず2.1Vですが、逆回復時間(trr)が40nsと10ns増えていて、

これはターンオフ時間に見合った値になっています。

 

以上の考察から結論として、オーディオパワーアンプ用途には、

TPH3205WSBQAの方が、熱安定性が高く、ミラー容量が少なく、貫通電流が少なくなる点で、

TPH3205WSBよりも適していると考えられます。

 

フォルドバック電流制限による出力MOSFETの保護

LT1166のデータシートにフォルドバック電流制限を追加する記述があるのですが、

設定値を決定する方法が出ていないため、SPICEシミュレーションで求めました。

図5に示すとおり、

電源からILIMピンに2本の抵抗(標準30k)を接続すれば、

通常または“矩形”電流制限に

フォルドバック電流制限を追加することができます。

矩形電流制限では、

最大出力電流はパワー・デバイス両端の電圧とは無関係です。

フォルドバック制限では、

単に出力電流が出力電圧に関係付けられます。

この方式では出力デバイスに消費電力の制限が課されます。

パワー・デバイスの電圧が大きくなるほど、

得られる出力電流が減少します。

これを図6に(図5の回路の)出力電圧対出力電流として示します。

GaN MOSFETアンプのSPICEシミュレーションモデルと

電圧制限(20V)、電流制限(6A)が

それぞれ作動したときの過渡応答を以下に示します。

+-45Vの電源と電流制限ピンとの間の抵抗は68kΩ、

電流検出抵抗は0.235Ω(タップダウンした15mΩのバイアス電流検出抵抗を含む)をトップとボトムそれぞれに設定して、

入力を1.5V, 20kHzの正弦波、出力負荷を4Ω(30V, 6Aの出力)とした場合と

入力を1.0V, 20kHzの正弦波、出力負荷を2Ω(20V, 12Aの出力)とした場合を

それぞれシミュレートしています。

電流制限の発振防止用RCが1kΩと1uFなので、

時定数1k x 1u = 1msとなるため、

フォルトイベントの検出に1msほどかかるようです。

電流制限の動作としてはアンラッチとなっています。